第十屆國際測試會議（亞洲）（The 10th International Test Conference in Asia，簡稱ITC-Asia 2026）將于2026年8月在歷史文化名城寧波舉行。作為集成電路測試技術領域的旗艦會議，ITC-Asia自2017年創辦以來持續推動全球學術界與工業界在測試、驗證與可靠性等方向的深度交流與合作。本次會議由IEEE Computer Society、TTTC及IEEE CEDA技術協辦，屬于CCF-C類推薦會議。會議議題覆蓋AI測試、硬件安全、SoC測試、芯粒（Chiplet）與3D IC測試等前沿熱點。2026年ITC-Asia將首次設立并舉辦開放設計競賽，歡迎大家積極報名參加。
  一、競賽目的
  隨著量子計算技術的飛速發展，傳統公鑰密碼體制（如RSA、ECC）面臨嚴峻的安全威脅。美國國家標準與技術研究院（NIST）已正式確立后量子密碼（PQC）標準。為應對這一技術變革，推動高能效硬件安全芯片技術的發展，2026 ITC-Asia組委會決定舉辦“2026 ITC-Asia開放設計競賽”。本次競賽旨在基于FPGA平臺，為NIST選定的核心PQC算法設計高吞吐、低延遲、低功耗的硬件加速IP，并為參賽者提供發表高水平學術論文的國際化舞臺。
  二、參賽對象
  本次競賽面向全球開放：
  1.高校學生：國內外高校在讀本科生、碩士生、博士生。
  2.企業人員：相關領域的企業工程師。
  3.隊伍構成：每隊1-3人，可選配1-2名指導教師。
  三、競賽內容
  本次競賽主題為“面向后量子密碼(PQC)的高能效硬件加速器設計”。參賽隊需在指定的硬件平臺上，針對以下NIST核心算法完成硬件加速設計：
  1.ML-KEM(原Kyber)：密鑰封裝機制。
  2.ML-DSA(原Dilithium)：數字簽名方案。
  指定硬件平臺：AMD Xilinx Kria K26 SOM（所有核心設計需在PL端實現）。
  四、競賽時間安排
  報名階段：即日起至2026年3月15日。
  初賽階段：截止2026年4月26日（提交仿真方案與初步報告）。
  決賽階段：截止2026年5月24日（提交最終工程、報告及論文）。
  結果公布：2026年5月29日。
  五、競賽提交物與要求
  本次競賽實行“工程+報告+論文”三軌制提交，所有獲獎作品將開源。
  1.完整工程源碼：包含PL端RTL/HLS源碼、PS端Host代碼、約束文件及構建腳本（Tcl/Makefile），需附帶詳細的復現說明（README.md）。
  2.技術報告：詳細闡述架構設計、優化策略及性能/功耗分析。
  3.學術論文：參賽隊需提交符合IEEE ITC-Asia 2026投稿要求（標準IEEE會議模板，不超過6頁）的學術論文。
  六、競賽評分標準
  本次競賽總分100分，遵循“板級實測速度為主，工具估算功耗為輔”的原則。
  1.約束與合規性（前置條件）：資源不超標、無時序違例、通過官方測試向量(KAT)驗證。
  2.能效指標分（80分）：采用EDP（能量-延遲積）模型評分。公式為：Score=80×(Cost_min/Cost_team)，其中Cost取決于動態功耗與硬件實測耗時。
  3.技術報告分（20分）：涵蓋架構設計的合理性、低功耗優化策略及文檔質量。
  七、競賽獎勵辦法
  組委會設立豐厚獎金及學術激勵：
  第一名：USD 1450或CNY 10000
  第二名：USD 1150或CNY 8000
  第三名：USD 850或CNY 6000
  優秀獎：3支隊伍（獲榮譽證書）
  特別獎勵：所有獲獎隊伍提交的學術論文，將推薦至IEEE ITC-Asia 2026會議錄用發表。
  八、報名與聯系方式
  1.報名方式：
  請填寫Google Form報名表
  https://docs.google.com/forms/d/e/1FAIpQLSfRrz8O6TVQrpd7JuUPAXoLSr8xeEQ9dRXMWg4G5J6IRwaWpA/viewform?usp=publish-editor
  2.官方交流渠道：
  Teams群：（官方答疑與交流窗口）
  https://teams.live.com/l/invite/FEAKQOtgbzMeixFNgI?v=g1
  聯系郵箱：c130044@163.com
  3.參考資料：
  軟件算法及論文參考庫：
  https://github.com/Itc-asia/PQC_FPGA.git
  競賽官網指南

  https://www.castest.com.cn/itcasia2026_competition

   https://mp.weixin.qq.com/s/mcJK7F1HyySA1ibLgoZVcg